线后端(BEOL)技术集成

由于FEOL几何尺寸的缩小,22nm及以上技术节点的互连要求,推动了BEOL及FEOL单元加工工具的极限。为了确保集成BEOL工艺满足本地性能和交叉晶圆均匀性要求,需要长时间和昂贵的厂内实验。模块级方法可以通过在工艺流的其他地方进行调整来补偿每个单元工艺的局部和跨晶圆工艺变化,但这种策略需要大量的测试晶圆分析来描述工艺交互作用。利用simulator3d进行虚拟制造实验,可以实现该策略。采用自对齐孔道(TFMHM-SAV)集成方法制作的假想M2-V1-M1模块,用于演示TiN硬掩膜刻蚀速率和衬层沉积一致性之间的关键相互作用。

THMHM-SAV的基线工艺流程

图1和图2分别显示了标称流程流的布局和3D基线模型。图3显示了如何使用三层掩模绘制单大马士革M1层,图4显示了如何使用TFMHM-SAV和Litho-Etch-Litho-Etch (LELE)双图案绘制双大马士革M2-V1层。

标称BEOL工艺流程的布局

图1:标称流程流的布局


标准BEOL工艺流程的三维基线模型

图2:标准工艺流程的三维基线模型

(a)光刻后M1基线工艺流程,(b)掩模开启,(c)挡块开启,(d)铜屏障种子(CuBS)和(e) CMP。

图3:(a)光刻后M1基线工艺流程,(b)掩模开启,(c)挡块开启,(d)铜屏障种子(CuBS), (e) CMP。

(a) M2-L1光刻、(b) M2-L2光刻、(c) V1部分蚀刻、(d) block open和(e) Cu Barrier Seed (CuBS)后的M2-V1基线工艺流程。

图4。(a) M2-L1光刻、(b) M2-L2光刻、(c) V1部分蚀刻、(d) block open和(e) Cu Barrier Seed (CuBS)后的M2-V1基线工艺流程。

在为TFMHM-SAV工艺模块建立和校准基线工艺后,可以使用虚拟实验来优化工艺参数,以获得性能、成材率和交叉晶圆均匀性。

金属Hard-Mask选择性

也许在TFMHM BEOL开发中最大的挑战是优化Metal-Hard-Mask刻蚀选择性,包括剖面管理和自对准。如图4 - 4所示,TiN硬掩模通过间距定义自对准轴(x方向)V1,如图5中的尺寸(a)所示。由于在最初的V1部分蚀刻过程中发生了额外的TiN硬掩膜侵蚀,V1通过的间距通常小于M2-M2线间距(图4c)。

模型显示M2关键尺寸和测量位置- (a) x方向间距和(b) M2铜横截面面积。

图5。显示M2关键尺寸和测量地点的模型-
(a) x方向间距和(b) M2铜截面面积。

在SEMulator3D上进行了虚拟实验,研究了M2-V1 TiN刻蚀选择性和刻蚀深度(时间)对自对准轴上V1间距和M2 Cu截面面积的影响(见图5)。对于每个参数有三个值,全析因实验需要81次虚拟制造运行,在带有四核CPU的笔记本电脑上总共需要1.5小时的计算时间。图6、7和8显示了这个虚拟实验的结果。

M2 TiN腐蚀比(选择性)通过间距和M2 Cu横截面面积影响V1 -腐蚀比(a) 0.025, (b) 0.05和(c) 0.10。上图显示50nm ME深度靶处的M2 Cu面积,下图显示x方向V1间距。

M2 TiN腐蚀比(选择性)通过间距和M2 Cu横截面面积影响V1 -腐蚀比(a) 0.025, (b) 0.05和(c) 0.10。上图显示50nm ME深度靶处的M2 Cu面积,下图显示x方向V1间距。

图6:M2 TiN蚀刻比(选择性)通过间距和M2 Cu横截面面积对V1的影响-蚀刻比(a) 0.025, (b) 0.05和(c) 0.10。上图显示50nm ME深度靶处的M2 Cu面积,下图显示x方向V1间距。


V1 TiN腐蚀比影响V1通过间距和M2 Cu横截面面积-腐蚀比(a) 0.01, (b) 0.025和(c) 0.10。上图为ME深度靶处的M2 Cu Area,下图为x方向V1间距。

图7:V1 TiN蚀刻比通过间距和M2 Cu截面面积影响V1 -蚀刻比(a) 0.01, (b) 0.025和(c) 0.10。上图为ME深度靶处的M2 Cu Area,下图为x方向V1间距。


不同的M2 TiN腐蚀比下衬板厚度的变化趋势。图1后衬线/种子和图2后CMP -蚀刻比(a) 0.025, (b) 0.05和(c) 0.10。趋势表明,由于帽肩的影响,c1尾管增加。

图8:在不同的M2 TiN蚀刻比下,衬板厚度的趋势。图1后衬线/种子和图2后CMP -蚀刻比(a) 0.025, (b) 0.05和(c) 0.10。趋势表明,由于帽肩的影响,c1尾管增加。

由图6和图7可以看出,M2 ME Low-k腐蚀深度对V1间距的影响最大,其次是V1 TiN腐蚀比和M2 ME TiN腐蚀比。除了M2 ME蚀刻深度和TiN蚀刻比外,自对齐轴V1通过间距与V1 TiN蚀刻比几乎是线性的,可以看到加速趋势(图7,底部图)。

一个意想不到的趋势,如图6顶部的图所示,是随着TiN蚀刻比的提高,M2铜的横截面面积会减少。请注意,这是一个很小的影响,但在统计上很重要。为了说明这一趋势,绘制了M2 ME深度中心点条件下50nm的数据。金属化和CMP处理后,M2沟道CD增加,但沟道中Cu含量减少。图8中的模型图像显示,衬垫/种子后,TiN侵蚀时形成的盖层(Low-k以上)肩部增加了局部衬垫的厚度。在较低的TiN蚀刻比下,TiN悬垂增加了“面包面包”效应,也减少了衬垫厚度。结果是在特征的顶部有一个较厚的衬板,具有较高的TiN蚀刻率,导致沟槽中Cu的减少。虚拟制造环境能够在不增加显著成本的情况下运行许多实验,这能够降低与进行工艺假设相关的风险。结果如图8所示。图8中的截面视图对确定衬垫沉积的最佳TiN厚度和剖面具有指导意义。

图7的顶部图像显示自对准轴,V1通过短,在V1 TiN腐蚀比0.1(图7c)。使用SEMulator3D中的电网查看功能(每个电网的颜色不同)来可视化M2-M2的短路(图9)。图9b证实了V1 TiN腐蚀比高值时的短路行为。

V1 TiN蚀刻比率为(a) 0.01(4网)和(b) 0.10(2网)。

图9:V1 TiN蚀刻比率(a) 0.01(4网)和(b) 0.10(2网)的电气网视图。

结论

在M2-V1-M1 BEOL模块上进行了虚拟建模实验,以识别对全集成结构影响最大的工艺参数。使用SEMulator3D平台快速执行虚拟学习循环减少了对流程假设的需求。随着TiN蚀刻速率的增加,Cu截面面积的意外减少凸显了一种微妙的影响,这种影响在使用传统的fab内实验中被证明是费时且昂贵的。SEMulator3D可以轻松处理比这个M2-V1-M1示例更长的流程流,并捕获流程中进一步分离的流程变化之间的关系。在模块级识别最关键的工艺变量和最强的交互作用可用于优化交叉晶圆均匀性,并可能实现自动化工艺控制(APC),以实现更多的可重复制造。

想了解更多吗?

下载完整的白皮书“线的后端(BEOL)模式”,以了解SEMulator3D用于BEOL流程集成的预测值的进一步示例。

请求演示