设计支持

高质量的设计手册,强大的检查平台和寄生提取工具是实现半导体产品设计的关键要素。bob娱乐官网入口这些过程设计工具包(PDK)工件通常在技术开发的早期阶段在硅中开发和验证。然而,在技术开发的早期,流程往往是不稳定的,硬件验证通常提供不确定的结果。使用预测性虚拟制造平台来开发和验证设计规则和结构,可以加快PDKs的生产,并确保为早期技术采用者提供健壮的检查平台。

设计规则开发

设计规则已经变得越来越困难,以发展为技术已经变得更加复杂,而且往往设计现在的规则是针对特定的设计结构中指定。比较,例如,一个经由放置在上述(M2)的金属级的交叉的情况下(V1)和下方(M1)的金属电平与经由放置在这些相同的金属层级的相邻角落的一个的情况。交叉的情况下,经由例如技术在这种自对准,具有M2的重叠误差没有强烈的敏感性。V1和M1之间的接触面积由V1覆盖误差决定。

在V1-M1接口(a)使设计构建体,表示(b)中的标称情况的SEMulator3D预测结构模型,以及(c),以V1的光刻重叠公差界面区域灵敏度的分析

图1.在V1-M1接口(a)使设计构建体,表示(b)中的分析的SEMulator3D标称箱子预测结构模型,以及(c),以V1的光刻重叠公差界面区域灵敏度

然而,在相邻角的情况下,V1到M1的接触面积由M2叠加误差和V1叠加误差决定。在这种情况下,在相同的覆盖变化集下,接触面积相对于交叉情况显著减少。如果这种降低超过了屈服或可靠性标准,那么这种设计结构必须被禁止。

分析(a)相邻转角设计结构中的V1-M1界面,显示(b)标称情况的SEMulator3D预测结构模型,(c)在没有V1覆盖误差的情况下,界面面积对M1光刻覆盖公差的灵敏度,(d)在包含V1覆盖误差的情况下,界面面积进一步减小

图2。分析(a)相邻转角设计结构中的V1-M1界面,显示(b)标称情况的SEMulator3D预测结构模型,(c)在没有V1覆盖误差的情况下,界面面积对M1光刻覆盖公差的灵敏度,(d)在包含V1覆盖误差的情况下,界面面积进一步减小

这种类型的分析通常使用电子表格计算和各种过程假设来完成。与SEMulator3D虚拟制造平台一样,这些过程假设本身并不具有预测性,因此常常导致不准确的预测。虚拟制造平台可以简单地开发这种设计敏感的规则分析,并在物理预测的意义上,产生更健壮、高质量的设计规则检查。

过程公差建模

在先进技术中,工艺变化必须被很好地理解,以实现产量,也应该在模型和提取甲板上适当地反映出来,以便设计者准确地预测电气行为。考虑自对准接触的情况,其中刻蚀选择性提供了面对光刻覆盖变化的产量稳健性。这种自对准也严重限制了源/漏区域的接触面积,增加了寄生电阻。试图从硬件结果中提取这种类型的变异敏感性可能会受到其他变异来源的影响。将SEMulator3D的预测建模能力与虚拟量测联络员,可以提取控制这种电行为的关键物理参数。

(b)文献中显示接触叠加误差影响的TEM图像;(c)相似叠加误差条件下的SEMulator3D模型;(d) Expeditor中探索的各种叠加条件下虚拟计量的源/漏接触面积

图3。(b)文献中显示接触叠加误差影响的TEM图像;(c)相似叠加误差条件下的SEMulator3D模型;(d) Expeditor中探索的各种叠加条件下虚拟计量的源/漏接触面积

寄生参数提取

设备寄生通常应用于使用结合2D设计数据和参考模拟值的工具的设计。这些工具的参考数据必须根据结构准确的物理表示正确建模。SEMulator3D能够基于其过程预测物理模型生成有限元分析的网格。从SEMulator3D模型中提取的寄生值明显比通常使用的理想化模型更准确。semulator3d.同时提供了RC提取和网络表的能力,包括寄生值提取,并允许所述网表被直接导入到紧凑模型。

SEMulator3D模型显示(a)从0.074um2 SRAM单元完成的FinFET FEoL和上拉pet和下拉pet的物质视图,(b)电气视图,颜色代表单个电网,(c)网格细化的3D体积网格输出和(d)外部场求解器的寄生电容结果

图4. SEMulator3D模型表示(a)中材料视图完成的FinFET FEOL和拉PFET和从0.074um2 SRAM单元的下拉NFET MOL,(b)与表示各个电网的颜色的电图,(c)3D与网格细化和从外部场解算器(d)的寄生电容的结果体积啮合输出

过程窗口优化

为了确保在半导体技术的开发成功,工艺工程师bob官方网站平台和设计师必须设置允许范围的工艺参数。这些规范包括关键尺寸,电气性能要求,和其它的器件特性。互相关和数以千计的测试数据点分析通常需要利益优化,校准工艺参数,并符合设备规格。减少来设定最佳工艺参数范围所需的预生产测试晶片的数量(称为“工艺窗口”)将显着地降低了成本和半导体技术的发展的风险。bob官方网站平台

SEMulator3D的过程窗口优化功能可提供的感兴趣的过程参数的优化值,最大限度地满足他们的计量规范(“在规格百分比”或“INSPEC%)所选择的制造/设备参数的百分比。

例如,在图案化SAQP之一PWO研究中,图案化的线和间隔由虚拟测量和测量均针对具有+/- 10%的成功准则16nm以下。我们只改变在这项研究中的两个参数:隔片1的厚度和间隔2间隔1和分隔件2的标称目标分别设定为13.5纳米和18.8nm,与为0.2nm的相同的标准偏差。搜索空间是为这两个参数为11.7nm至15.3nm和到为17nm 20.6nm分别定义。总共1000次运行的被执行。图5.显示包含在DOE考虑的所有工艺参数的组合(与表示一个运行的每个点)的图。蓝点代表运行其履行具有16纳米+/- 10%的所有计量测量的成功标准。

半导体制程窗口优化(PWO)实验设计

图5。用蓝色突出显示所有已执行和成功运行的DOE说明

如中所示图6.,假设间隔棒1和间隔棒2厚度的标准偏差为0.2nm,当间隔棒1标称值从13.5nm更改为13.4nm,间隔棒2标称值从18.8nm更改为18.9nm时,PWO系统报告计量百分比从69.6%增加到74.6%(最大值)。此外,将垫片厚度标准偏差从0.2nm降低到0.18nm,将计量规范百分比提高到85.1%。

根据每个工艺参数的平均标准偏差值,wpo报告%的规格值

图6。根据每个工艺参数的平均标准偏差值,wpo报告%的规格值

结论

SEMulator3D虚拟制造平台为先进技术节点的pdk开发提供了一种强有力的新途径。使用该平台进行设计规则开发和寄生提取可以节省为新技术生产pdk的数月时间。节省的时间对早期采用者和铸造厂来说都是巨大的好处。

请求演示