图3:翅片底部开/关态电流分布(上图无残差;底部数字:有残留)。
聚角蚀渣对先进FinFET器件性能的影响
2021年6月16日
fig-6-process-flow-for-separation-gate-of-pass-gate-transistor
具有集成SRAM单元的三层cet结构,用于2nm技术节点及以上
2021年1月19日

白皮书:SVT(六叠垂直晶体管)SRAM单元结构介绍:设计和工艺挑战评估

如欲免费下载白皮书,请填写以下表格:

本文提出了一种先进逻辑SRAM单元的新设计架构,它使用了六个垂直晶体管(沿Z方向载流子传输),一个接一个地堆叠在一起。虚拟制造技术被用于识别不同的工艺集成方案,以使这种架构在先进的逻辑节点上具有竞争性的XY足迹:在这项工作中,单元单元面积为0.0093 um2。这项研究表明,虚拟制造可以成为技术寻径的关键因素,它可以用于确定预期的模块开发挑战之前的磁带或晶圆加工。

B. Vincent, J. Ervin,“SSVT(六叠垂直晶体管)SRAM单元架构:设计和工艺挑战评估”,Proc. SPIE 11614, design - process - technology Co-optimization XV, 116140E(2021年2月22日);doi: 10.1117/12.2583414

你可能还对以下方面感兴趣:

请求演示