MEMS设计的未来:使MEMS设计更像CMOS设计

基于mems的组件供应商希望迅速将他们的设计提升到大批量生产。这种需求正促使MEMS供应商关注如何更有效地重复使用已建立的工艺步骤、堆栈或技术平台。为了满足这一需求，标准MEMS技术和与CMOS设计类似的设计平台出现了。

半导体行业和EDA厂商已经建立了基于PDKs(工艺设计工具包)、标准单元库、内存架构和IP的集成设计环境，为集成电路设计人员提供了方便的技术，并增加了首次通过成功硅的机会。Coventor的愿景是，MEMS生态系统和MEMS EDA软件供应商应该在加速MEMS产品开发中发挥类似的作用。

MEMS性能和制造优化设计

为了应对这一挑战，Coventor开发了一个3D mems专用的参数组件和基础的“紧凑”有限元模型库，其中包括刚性或柔性形状的质量、电极、静电梳、悬挂梁、锚等。设计人员可以组装这些组件来创建、模拟和优化MEMS传感器，就像模拟IC设计人员组装晶体管、电容器和电阻来创建原理图一样。最终的设计模型非常精确，与传统MEMS设计方法相比，仿真速度大大提高，允许设计师快速探索广阔的设计空间，并优化设计的性能和制造。

2017年3月，Coventor和领先的模拟/混合信号和MEMS代工集团X-FAB交付了首个经代工资格认证的X-FAB表面微加工电容式MEMS工艺(称为XMB10) PDK。Coventor PDK与Cadence PDK完全一致，提供集成设计环境，包括Coventor的微机电系统+传感器设计和仿真平台，结合Cadence的Virtuoso平台进行IC联合仿真，最终布局和物理验证。

的MEMS +PDK组件库已定制，以利用X-FAB XMB10传感器工艺(图1)，包括材料，内在设计规则和层导出到Cadence Virtuoso^®或GDS数据格式。

图2举例说明了COMB结构的设计规则示例，它可以在MEMS +．

自动导入MEMS +将模型引入到Cadence Virtuoso模拟设计环境中，生成一个可以用Cadence Spectre进行模拟的符号和网表^®或APS^®（图3)．

相应的布局PCell也会在Cadence Virtuoso布局编辑器(图4)．

Cadence PDK提供了一组互补的pcell，将MEMS终端连接到衬垫，并围绕传感器和保护通道创建一个玻璃熔块键合框架。Cadence Skill脚本自动生成复杂的图层形状，并限制手动布局步骤。还提供了一个ASSURA DRC规则集。阿苏拉LVS支持识别梳和传感器的连通性。寄生提取是利用QRC寻址来解决MEMS工艺特性所面临的挑战，在MEMS工艺特性中，不同介电常数的介质层存在于工艺堆的同一水平(例如，可移动质量下面的空腔中的空气，或硅氧化物)。

新标准MEMS技术和设计平台

该设计平台和参考流程是由Coventor、X-FAB和Cadence合作开发的。该平台将于2017年通过全球推广微机电系统设计大赛，包括各大学和研究中心的参与者。参赛者对他们使用这种新的设计环境的反馈正在帮助三个合作伙伴改进MEMS PDK。请继续关注我们的设计竞赛挑战者的进展，以及他们在我们创新的MEMS pdk设计平台上的经验……