克服下一代SRAM单元架构的设计和工艺挑战

静态随机存取存储器(SRAM)自半导体行业早期以来一直是逻辑电路的关键元素。SRAM单元通常由六个相互连接的晶体管组成，以执行逻辑存储和其他功能。在过去的几十年里，6T(6个晶体管)SRAM单元的尺寸一直在稳步缩小，这要归功于摩尔定律和晶体管尺寸的缩小以及更密集的布线和触点。

令人惊讶的是，在SRAM半导体制造中，有两件事从未改变:晶体管的放置一直是并排进行的，以及载流子(电子和空穴)传输一直是水平进行的。在过去的几十年里，逻辑一直停留在X-Y平面上，而没有考虑到第三维是通向占地面积更小的架构的路径。

我们可以从NAND技术中获得灵感，该技术在几年前已经从2D转向3D。让我们想象一个逻辑单元，它有一个翻转的(垂直的)晶体管，它们彼此堆叠在一起。这种新的架构能达到最小记录SRAM单元的尺寸吗(占地面积减少到一个晶体管)?这是几个月前，当他们展望SRAM技术的未来时，Lam的计算产品部门的Coventor半导体过程与集成团队提出的问题。bob娱乐官网入口

图:构建SSVT-SRAM架构所需的五个模块的描述

团队使用了SEMulator3D^®虚拟制造软件测试一个非常创新的设计和工艺流程，为新的SRAM架构。这种新架构被命名为SSVT(六叠垂直晶体管)-SRAM单元。这项工作于2021年2月在SPIE高级光刻会议上提出，涉及寻径研究和0.0093um的虚拟制造²SRAM单元。该出版物讨论了采用这种极具竞争力的体系结构所需要克服的设计、制造和处理方面的挑战。该技术的一些更具挑战性的方面包括为晶体管源极和漏极形成触点着陆区，为晶体管栅极设计“通”触点，在两层处理硅的能力(对于通道，源/漏和门的形成)和图形和填充高纵横比通道的能力。这一创新工作将帮助我们的客户更好地理解下一代逻辑架构的需求，并确保Coventor已准备好满足其当前和未来客户的需求。