创新解决方案，以增加3D NAND闪存密度

3D NAND闪存已启用新一代非易失性固态存储器，其在几乎每个可想而出的电子设备。3D NAND可以实现超过2D NAND结构的数据密度，即使在稍后的一代技术节点上制造时也是如此。用于提高存储容量的方法具有内存存储，结构稳定性和电气特性的潜在显着的权衡。这篇文章将讨论3D NAND结构的制造挑战，以及推进3D NAND设备数据密度的技术，在我们最近的工作中研究。

3D NAND设备及其运营原则

3D NAND器件由三个主要组件组成：存储数据的频道区域，其正交刺穿一系列导体和绝缘层;访问上述层的每个字线的“楼梯”;和狭缝沟槽将连接到位线的通道隔离。3D NAND堆栈的剖面如下所示（左），以及一个示意图（右）：

电荷陷阱类型3D NAND结构，如上面所示的一个，使用W和SiO2的交替堆叠，具有垂直圆柱通道，该垂直圆柱通道穿孔整个堆叠。当将电压施加到字线时，将数据写入或擦除，并且从通道到SIN电荷陷阱层的电子隧道。

存储容量挑战

虽然通过向堆栈添加更多层最容易增加存储容量，但由于堆栈增长高度而导致的重大挑战。频道的可用区域减少，如下所示：

随着“楼梯”的高度变大，可用空间减少。在楼梯的“步骤”之间，在某些类型的3D NAND中，在某些类型的3D NAND中，在某些类型的3D NAND中，在楼梯的“步骤”之间的牺牲层中，额外的挑战是额外的挑战。通过湿法蚀刻除去这些层以在制造过程中以后为原子层沉积产生空间;因此，大型楼梯意味着更长时间，隔离层悬浮在薄的空气中 - 结构塌陷的可能性：

分区步骤允许将更多字线接触通道插入步进结构，并导致更紧凑的楼梯，没有这种危险[2]。然而，由于所有通道必须电隔离，因此可访问通道的数量取决于可以在通道间距内部配合的最小线间距（如果每个通道具有其自己的电线）。使用现在（2018年末/ 2019年初）可用的制造技术，这将数字限制为大约四个渠道：

然而，对于其需要的较低的狭缝的更广泛的堆叠 - 可能包含多于四个通道，然后需要将其分成周期性组。可以通过使用蚀刻工艺来分离一组通道，以利用层的子集，有效地使用几层浮栅作为选择晶体管：

分析支持栏的效果

创建3D NAND中涉及的制造过程的复杂性使得难以了解存储容量，稳定性和其他属性中的所有权衡，从堆栈中的更多层，步骤分区或层穿孔产生的其他属性中的其他属性的变化。如下所示的虚拟过程模型模拟所提出的制造步骤。Semulator3D用于测试添加的支撑柱和不同尺寸的接触通孔的结果。添加的柱，其孔被蚀刻然后填充有SiO2，在去除楼梯层之间的牺牲材料期间支撑结构：

在Semulator3D模型上执行的电气分析研究了隔离的字线层，并模拟列尺寸对电阻的影响，以及字线电容（在右侧绘图中，孔直径指列宽）：

扩大支撑柱提供改进的结构稳定性，但增加了字线电阻并使用额外空间。因此，尽可能最小化支撑柱的大小和数量以及设备的结构允许的结构。

结论

本研究展示了分层，3D NAND楼梯结构和虚拟制造的现实生活过程模型，用于改善使用支撑柱的折衷的理解，以提高高密度存储结构的结构稳定性。要了解更多关于3D NAND技术和方法来提高这些设备的数据密度，请下载详细的白皮书。

参考：

1. “与Sonos一起”IEEE电路和设备杂志（第16卷，问题：4，2000年7月）
2. “包括阶梯结构的装置和形成相同的方法”美国专利US20120306089A1
3. “一种新型双密度单门垂直通道（SGVC）3D NAND”2015 IEEE国际电子设备会议（IEDM）
4. “3D NAND Flash基于平面细胞”计算机，Vol 6,28（2017）