利用光刻/蚀刻建模平台探索EUV抗蚀剂厚度对Via Patterning均匀性的影响

在高级节点上通过图案需要非常低的临界尺寸(CD)值，通常低于30nm。控制这些尺寸是一个严峻的挑战，因为在光刻和蚀刻处理过程中有许多固有的变化源。Coventor人员，与我们的同事从ASML^®和imec^®，最近研究了极紫外光刻(EUV)抗蚀剂厚度对经模cd的影响。特别地，我们研究了在显影检验(ADI)和腐蚀检验(AEI)期间测量的局部临界尺寸均匀性(LCDU)。这项工作在2020年2月于加州圣何塞举行的SPIE先进光刻会议上提出。

本研究完成时不需要任何基于晶圆厂的测试，使用SEMulator3D^®虚拟制造软件。通过集成simulator3d分析模型和在Hyperlith上进行光学仿真，开发了光刻/蚀刻仿真平台^®软件我们模拟了一系列给定光刻剂量、聚焦和抗蚀剂厚度的三维抗蚀剂轮廓。

通过将模拟结果校准到硅中现有的横截面数据，我们还为不同的入射电阻轮廓建模了玻璃上硅(SOG) /碳化硅(SOC)蚀刻过程中的沟槽轮廓演化。图1描述了这种方法。

通过运行虚拟实验设计(DOEs)，确定了标称抗蚀厚度对经LCDU的ADI和AEI的影响。这些DOEs引入了三种不同的变异来源(抵抗厚度、剂量和焦点)，以生成ADI和AEI CD分布并确定它们的标准偏差。

对于每一种标称电阻厚度(40、50和60 nm)，执行虚拟DOE，假设蒙特卡罗分布均匀:

• 抵抗厚度与目标的变化范围为+/- 5%
• 光斑剂量与目标之间的变化范围为+/-10%
• 光刻对焦到目标的变化范围为+/- 20 nm

在研究过程中产生的300个模拟变异实验中，自动测量ADI和AEI CDs。

初始DOE是通过为每个抗蚀剂厚度确定标称剂量，以达到显影后相同的中位CD (ADI CD)。图2(左)显示了光刻后和蚀刻后测量到的100 CDs的分布和标准差。注意，当抗蚀剂厚度增加时，AEI CD的中值减小。当电阻厚度为40 ~ 60 nm时，电阻厚度对ADI LCDU的标准差影响较小，对AEI LCDU的标准差影响较小。

然后使用标称剂量补偿执行第二个DOE，以不同抗蚀厚度的相同中位刻蚀后CD (AEI CD)为目标。在这种情况下，如图2(右)所示，在ADI和AEI情况下，Via CD标准偏差都随着抗蚀厚度的增加而减小。

这项研究强调了通过增加EUV抗蚀剂的厚度，在光刻和蚀刻后提高Via patterning LCDU降低的关键路径。imec/ASML团队在芯片上验证了这一趋势。

使用虚拟制造技术，我们能够测试大量的实验极紫外光刻阻条件，而无需实际晶圆制造的时间和成本。由于测试了大量的实验变化，用硅数据来重现这些实验结果是不切实际的。