连接晶圆级寄生提取和Netlisting

半导体技bob官方网站平台术仿真世界通常分为器件级TCAD(技术CAD)和电路级紧凑型建模。大型EDA公司提供高级设计模拟工具，执行LVS(布局与原理图)、DRC(设计规则检查)和许多其他软件解决方案，这些解决方案在最先进的技术节点上促进整个设计过程。在这篇博客中，我想重点讨论后端线(BEOL)中设备和电线之间的硅级连接的设计。这些连接在芯片上运行，并将不同的节点相互连接，最终在设备上形成电路。

网表是对电子电路内连接的描述。它包括电路中电子元件和连接节点的列表。一个典型的网表包括所有提取的寄生电阻和电容，它们是电路布局的一部分。在精确计算这些寄生值时，确定定义晶体管和金属布线的特定层是至关重要的。由此产生的寄生R和C，在每个节点(端口)之间和跨每个网(线)，形成一个寄生网表。一个网表和相关的寄生值通常被带入一个紧凑的建模平台(例如SPICE)，用于后续的电路级仿真。

的SEMulator3D^®流程建模平台既提供RC提取功能，又提供网络列表功能。这种功能组合支持快速和准确的网络列表生成，包括寄生值提取，并允许将网络列表直接导入到一个紧凑的模型中。SEMulator3D的典型网络列表输出如图1所示。

利用寄生网表，电路设计人员可以将R和C的网表导入到它们的紧凑模型中，验证电路的布局和运行。在将RC网表数据导入一个紧凑的模型后，可以对电路环境的现实理解，以及寄生RC效应的性能影响进行分析。最终，这有助于确定电路是否能在目标规格内工作。

SEMulator3D软件平台还提供了使用预定义流程步骤制造的指定布局的精确3D流程模型。图2显示了使用SEMulator3D构建的布局示例，以及显示晶体管和金属线之间连接的部分3D结构。网表提取的目标是在晶体管和金属级提取寄生R和C。在SEMulator3D中的网表建模基础设施包括基于布局掩模级别的晶体管识别，a步层名称标识导电材料，端口标识和位置定义了导体和晶体管源/漏之间的连接点。

图3显示了来自SEMulator3D的结果网列表结构，其中包含所有必需的端口(用蓝色标识)。图3还显示了结构的电气视图，该视图标识了组成最终网表输出的网表结构组件。

SEMulator3D中的netlist文件可以写为.txt文件，以便于导入到任何紧凑模型中。图4显示了该网表文件的一部分。

标准RC提取和完整的网表提取，在硅过程级别，提供在SEMulator3D。在进程开发期间，将准确的进程流(包括每个进程模块步骤和参数)链接到寄生RC网列表的能力是非常宝贵的。设计人员可以全面和直接地了解每个工艺步骤如何影响更高层次的电路性能和功能，以避免基于硅的学习的时间和成本。