我们刚刚向用户推出了MEMS + 5.0,为用户提供了许多新功能。我讨论了一些新功能,特别是在上一篇文章中的扫描镜。这次我想专注于导出MEMS器件的降低订单模型(ROM)的新功能,系统工程师可以放在他们的Simulink原理图中,IC设计人员可以放在电路原理图中。
在进入技术内容之前,请允许我提供一些动机。要设计围绕每个MEMS设备的控制和信号处理电子设备,系统工程师通常在Simulink中工作,而电路设计人员在诸如Cadence Virtuoso之类的示意图工具中工作。它们的流程图中有一个MEMS块或具有底层模型的示意图,其捕获MEMS器件的耦合机电行为。“手工制作”MEMS行为模型是常见的做法,但手工制作的模型具有许多缺点:通常是超越简化,只捕获一个自由度并省略非线性效果。此外,难以使用不断变化的设备设计来保持手工制作模型。通过使用从MEMS +导出的ROM而不是手工制作模型,可以避免所有这些缺点。
ROM导出功能首先在我们的MEMS + 4.0版本中引入,作为写出Verilog-A模型的手段。Verilog-A是最常用的硬件描述语言(HDL)。几乎每个混合信号电路模拟器都能够读取和模拟在Verilog-A中编写的模型。Verilog-A模型基本上是文本文件,可以轻松地交换,而无需特殊的软件或许可。导出Verilog-A来自MEMS +的任务呈现了我们的两个发展挑战:1)我们如何将我们复杂的C ++的模型库缩小到简单的文本文件?2)我们如何满足客户对知识产权保护的需求?ROM被证明是解决方案:它允许我们采取我们复杂的非线性多物理模型的紧凑型“Snap Shots”,我们将其写出来作为文本。由于这些“SNAP SHOTS”基本上是抽象的数学矩阵,因此即使实际的Verilog-A模型可以在任何文本编辑器中打开并读取,所有几何设计IP也会受到保护。
Verilog-A模型出口证明是与内部工程师或外部合作伙伴交换信息的绝佳方式,而无需揭示IP,它还成为我们追求模拟时间的新里程碑。Verilog-A ROM比我们的Cadence Virtuoso或Matlab Simulink中的全部MEMS +模型快100倍。可以肯定的是,有一个代价。roms是他们的原始非线性大师的近似值。模型精度在设计过程的不同阶段判断不同。IC设计人员通常愿意进行速度的仿真精度。在MEMS +.5.0我们介绍了一套新的控制,让用户对速度进行交易准确性,从简单的线性质量弹簧阻尼器到复杂的非线性ROM,这使得精确率的原始全非线性参考。事实上,事实证明这是一种巨大的力量MEMS +.允许用户使用完全非线性模型和ROM运行瞬态仿真,并比较结果。想象一下,用从标准FEA代码中提取的ROM进行这样做?事实上,我们很快了解到在创建ROM时具有准确的非线性参考的必需品。
一旦我们在Verilog-A引入了快速运行的ROM,我们的客户也要求Matlab Simulink的ROM。我很自豪地说我们在MEMS + 5.0中添加了这个能力!在MEMS + 5.0中,用户可以决定是否以Verilog-A或新的MROM文件格式写出ROM。MROM文件可以与任何其他MEMS +原理图文件一样加载到Simulink中。将自动创建相应的Simulink符号。
此外,MEMS +.5.0包括另一个世界的第一个:可以在3D中查看和动画的新MROMS的仿真结果,就像来自完整MEMS +模型的结果一样。使用MEMS + 5.0,用户可以从无与伦比的仿真速度中受益,而不会导致3D结果可视化提供的关键洞察。