BEOL BRICADES：导航未来的收益率，可靠性和成本挑战

Coventor最近在2016年IEDM上组建了一个专家小组，讨论BEOL工艺技术的变化将需要继续尺度扩展到7纳米或更低。我们向小组成员提出了以下问题:

1. BEOL是什么?它从哪里开始和结束?
2. 相互连接的过程是否有基本的限制?我们还能继续使用目前的互连流程和技术多久?
3. 5nm及以后需要哪些变化？是否有一个解决方案，或者是新材料，设备，集成方案，设备布局等多种更改？当前当前的图案化，金属化和其他进程未能缩放到下一个节点？
4. 如果我们继续扩大互连尺寸，我们是否会创造出不可逾越的产量、可靠性、成本或制造挑战?
5. 3D集成(tsv、模叠等)是否改变了这个讨论?
6. 哪些新的图案技术(如EUV)可能会有帮助，你将在哪里引入这些新技术?
7. 我们能否将现有的材料和工具扩展到10nm、7nm甚至更高，或者我们还需要别的东西吗?

我们的小组成员包括:GlobalFoundries ATD集成部门高级经理兼副总监Craig Child;Paul Besser, Lam Research的高级技术总监;Coventor的首席技术官David Fried;刘志谦，联华电子ATD模块部副总监;以及东京电子图案技术和SMTS主管Anton deVilliers。讨论会由《半导体工程》主编埃德·斯珀林主持。

讨论从BEOL的开始和结束的定义开始，一些小组成员注意到中间的线和BEOL边界开始变得模糊。RC延迟的问题和解决方案，包括屈服和可靠性问题，在讨论的早期就提出了。小组成员指出，目前减少特征尺寸的技术导致BEOL层和掩模的复杂性、计数和成本更高。

小组成员讨论了新的架构，如纳米线、3D和其他架构的进步，以及这些如何影响设备密度和设备成本。3D设备的问题和好处无疑是一个有趣的话题，但小组成员指出，3D设备有模式、应用泛化、成本和密度等问题。

电阻缩放的挑战和可能的解决方案是讨论的另一个领域。电介质的改进，包括气隙技术，作为一个需要注意的领域进行了讨论。小组成员总结道，行业将扩大互连尺寸，但产量、可靠性、成本和制造方面的挑战仍需克服。专家小组提出的具体技术方案将刊登在《半导体工程》杂志(www.semiengineering.com)。你可以阅读这个专家讨论的第一部分在这里．